267_2025.pdf 정밀 분석

---

The Next 25 Years of Nanoscience and Nanotechnology: A Nano Letters Roadmap — 정밀 분석

---

연구 배경 (Background)

• 계기: Nano Letters 창간 25주년(2025)을 기념하여 향후 25년(2025–2050)의 나노과학·나노기술 발전 방향을 체계적으로 정리한 편집부 주도의 로드맵(Editorial Roadmap) 논문
• 문제의식:
  • 현재 CMOS 트랜지스터는 열역학적 한계(≈0.7 V 동작, 서브스레숄드 스윙 ≈65–70 mV/decade)에 봉착하여 추가 스케일링이 어려움
  • AI·데이터센터의 에너지 소비가 폭발적으로 증가하고 있으며, **"현재 추세대로라면 5년 내 에너지 제약이 데이터센터 및 AI 배포를 제한할 것"**이라는 전망이 제기됨
  • 2D 반도체의 계면 트랩 밀도(∼10¹² cm⁻²)가 Si/SiO₂(∼10¹⁰ cm⁻²)보다 두 자리 높아 서브스레숄드 성능 및 신뢰성에 문제
  • TFET는 낮은 온-전류(터널링 효율 제한), CNT는 웨이퍼 스케일 통합 미달 등 핵심 소재 제조 과제가 미해결
  • 양자 컴퓨팅에서 초전도 큐비트는 면적(∼mm²)이 크고 극저온 운용이 필수여서 확장에 근본적 한계 존재
  • vdW 이종구조의 최고 품질 소재가 여전히 벌크 결정 박리 수준에 머물러 웨이퍼 스케일 제조 불가
• 기존 연구의 한계: 개별 소자/소재 수준의 초고성능 시연은 있으나, 기술적으로 유의미한 스케일(wafer-level)로의 전환 및 BEOL(Back-End-Of-Line) 조건(≤400 °C) 하 열적 안정성 확보가 공통적으로 미흡

---

핵심 가설 또는 접근

• 중심 전략: 나노과학의 7개 거시 주제(Nanoelectronics, Nanophotonics, …), 16개 핵심 분야에 걸쳐 전략적(Strategic) → 개발적(Developmental) → 임상·실용적(Translational) 이정표를 시간 축(0–5년 / 5–10년 / 10–25년)으로 구조화
• 주요 가설적 접근:

분야	핵심 접근
Post-Si 나노전자공학	2D 반도체(MoS₂, WSe₂) 및 CNT로 1 nm 노드 이하 CMOS 스케일링 연장
Beyond-CMOS	TFET, cold-source injection FET, 강유전·강자성 소재로 서브열적 한계 동작 구현
vdW 이종구조	트위스트 각도·층 순서·결함 제어를 통한 moiré 초격자 기반 "twistronic" 소자
양자 플랫폼	2D 모이레 소재의 위상학적 보호 큐비트 및 NV center, SiC 결함 기반 양자 센서 상용화
나노포토닉스	약/강 결합 체제 조절로 광화학·에너지·바이오 응용 통합

• 핵심 철학: 점진적 최적화가 아닌 "big-picture, high-risk breakthrough" — 학제 간 통합, 대규모 자원 투자, 수십 년 시계(time horizon) 필요성 명시

---

실험 방법 (Methodology — 정밀하게)

⚠️ 본 논문은 실험 논문이 아닌 Editorial Roadmap이므로, "방법론"은 로드맵 구성 방법론과 본문에서 언급된 기술적 파라미터로 기술함

로드맵 구성 방법론

• Nano Letters 편집팀 주도로 나노과학 커뮤니티의 현황 문헌을 종합·분석
• 7개 거시 주제 × 16개 세부 분야 분류 체계 구성
• 각 분야별로 3단계 시간 이정표 설정: 근기(0–5년), 중기(5–10년), 장기(10–25년)
• 정량적·구체적 수치 목표 제시 방식 채택 ("specific and quantitative without being overly prescriptive")

본문에 명시된 핵심 기술 파라미터

기술 영역	파라미터	수치
현재 CMOS 한계	동작 전압	≈0.7 V
현재 CMOS 한계	서브스레숄드 스윙	≈65–70 mV/decade
2D 소재 계면	계면 트랩 밀도	∼10¹² cm⁻²
Si/SiO₂ 기준	계면 트랩 밀도	∼10¹⁰ cm⁻²
BEOL 열 예산	최대 허용 온도	≤400 °C
초전도 큐비트	단일 큐비트 면적	∼mm²
현재 양자 플랫폼	큐비트 수 (2025 최고 수준)	∼1,000개
2D 소재 성장 목표	웨이퍼 크기 (근기)	200 mm
2D 소재 품질 목표	결함 밀도	<1%
2D 소재 목표	트위스트 균일도	<1도 (subdegree)

핵심 소재·기술 키워드

• 채널 소재: MoS₂ (n-FET), WSe₂ (p-FET), CNT
• 게이트 소재: 산화물(oxide)- 또는 wurtzite-nitride 기반 강유전성 negative-capacitance 게이트
• 메모리: Spin–orbit torque MRAM (목표: pJ–fJ 범위 에너지 소비, 2035년)
• 성장법: MOCVD/CVD (2D 반도체 웨이퍼 스케일 성장)
• 양자 센서 소재: Diamond NV center, SiC 결함 센터, h-BN 단일 결함 에미터

---

주요 결과 (Key Results)

⚠️ 실험 결과가 아닌 **예측 이정표(projected milestones)**이므로 시간축별로 정리

나노전자공학 (Section 1.1, 1.2)

• 0–5년 (근기):

  • MoS₂/WSe₂ MOCVD/CVD 성장을 200 mm 웨이퍼로 스케일업, 결함 밀도 <1%, 트위스트 균일도 <1°
  • 기존 아키텍처와의 통합 전사(transfer) 공정 개발

• 2030년 이정표:

  • 백만 트랜지스터급 monolithic 3D heterogeneous integration 실현 예측
  • MoS₂ n-FET + WSe₂ p-FET + 강유전성 negative-capacitance 게이트 통합 트랜지스터

• 2035년 이정표:

  • Spin–orbit torque MRAM 기반 pJ–fJ 범위 초저에너지 로직·메모리 동작
  • Full-wafer moiré 초격자의 결정론적 조립 → 초전도성, 여기자 절연체, 위상 질서 등 전자 상태 사전 프로그래밍

• 10–25년 (장기):

  • 2D/3D 혼합 파운드리 라인에서 vdW 스택 + 벌크 CMOS + 포토닉 레이어 통합 칩 양산
  • 스마트폰 전력 예산(subwatt) 내 exascale 컴퓨팅 실현 (추정)

나노포토닉스 (Section 2.1, 2.2)

• 0–5년: 단분자·단세포 동적 탐침, 고선택성 광화학 촉매
• 5–10년: 주변 조건 하 고부가가치 화학물질의 광(전기)촉매 합성 (GHG 최소화), 대사체·지질체·단백질체 분석용 광학 캐비티
• 10–25년: 대규모 광반응기 기반 지속가능 분자 합성, 전체 게놈 광합성(합성생물학), Tbs/W급 저전력 AI·양자 네트워킹 인터커넥트

양자 소재·정보 플랫폼 (Section 1.3)

• 현재(2025) 최고 수준: 초전도 큐비트 ∼1,000개 어레이, 특정 문제에서 양자 우위(quantum advantage) 입증
• 한계 명시: 큐비트당 ∼mm² 면적, 극저온 운용 필수 → 스케일업 근본적 제약
• 근미래 목표: NV center 기반 양자 센서 상용화 진행 중; SiC 결함 센터는 반도체 산업 호환성 및 긴 결맞음 시간(long coherence times) 보유

---

메커니즘 해석 (Mechanism / Interpretation)

데이터로 뒷받침된 부분

메커니즘	근거
2D 소재가 CMOS 스케일링 연장에 유리한 이유	우수한 전기적 특성(electrostatics) 및 원자 단위 두께로 인한 scalability; 기존 CMOS 아키텍처와의 호환성
Beyond-CMOS 필요성	현재 서브스레숄드 스윙 65–70 mV/decade 한계 → 전력 소모 절감 불가; 열역학적 Boltzmann 한계 극복 필요
2D 계면 품질이 핵심인 이유	계면 트랩 밀도 10¹² cm⁻² (vs. Si 10¹⁰ cm⁻²) → 2배 차이가 서브스레숄드 성능 직접 제한
BEOL ≤400 °C 제약	기존 금속 배선(Cu 등) 열화 방지를 위한 공정 표준 — 2D 소재 성장·전사 공정이 이 조건 내에서 이루어져야 함

추정(추론) 부분

• Spin–orbit torque MRAM의 pJ–fJ 에너지: 현재 연구 트렌드 기반 외삽; 2035년까지 실현 가능성은 소재·공정 혁신에 달림 (추정)
• Exascale 컴퓨팅 at 스마트폰 전력: 현재 기술 격차 고려 시 매우 도전적인 목표; 복합적 기술 혁신의 동시 달성 필요 (추정)
• Moiré 초격자의 위상 큐비트 활용: 위상학적으로 보호된 큐비트 구현 가능성은 이론적 근거는 있으나 실험 실증 초기 단계 (추정)
• 광합성 생물학·산업 광반응기: 10–25년 타임라인은 기초과학 발전 속도에 크게 의존하므로 불확실성 높음 (추정)

---

한계 (Limitations)

본문에 명시된 한계

1. 2D 소재 제조 한계:

   • 현재 최고 품질 2D 소재는 여전히 벌크 결정 박리(exfoliation)에서 나와 웨이퍼 크기에 훨씬 못 미침
   • MOCVD/CVD 성장 시 결함 밀도 및 트위스트 균일도 제어 미흡

2. TFET의 구조적 한계:

   • 터널링 효율 제한으로 낮은 온-전류(low on-state current) 문제 지속
   • 도핑 및 계면 급격도(abruptness)에 민감, 급격한 밴드-투-밴드 터널링 접합 요구

3. Cold-source injection FET:

   • 날카로운 주입 프로파일 엔지니어링 어려움
   • BEOL 열 예산 하에서의 저저항 접촉 유지 곤란

4. 초전도 큐비트 스케일업 한계:

   • 큐비트당 ∼mm² 면적, 극저온 운용, 복잡한 오류 정정 체계 → 현재 수준(∼1,000 큐비트) 이상 확장 어려움

5. 단일 소자 vs. 시스템 수준 격차:

   • "exciting properties or superlative performance have been demonstrated at the single-device level" — 시스템/양산 수준으로의 전환이 핵심 미해결 과제로 명시

데이터에서 추론되는 한계

• 로드맵 특성상 정량적 목표치 달성의 검증 메커니즘이 없음 — 실제 연구 우선순위 설정이나 자원 배분 지침으로서의 구속력 부재
• 제시된 이정표들은 복수의 독립적인 기술 혁신이 동시 달성되어야 하는 경우가 많아, 개별 실패 시 연쇄적 지연 가능성
• 특정 지역(특히 반도체 파운드리 생태계)의 **지정학적·경제적 요